FPGA Xilinx Spartan

Je reviens de Dijon où, vendredi 4 novembre, j'ai présidé le jury de la la thèse de Debyo SAPTONO, "Conception d’un outil de prototypage rapide sur le FPGA pour des applications de traitement d’images". Ce travail a été dirigé par Fan Yang (LE2I) et encadré par Vincent BROST (LE2I).

Cela faisait quelques années que je n'avais pas "touché" à l'architecture. J'en était resté sur l'impression d'un temps de développement long et nécessitant un gros apprentissage.La progression est notable.Le travail de D. SAPTONO a permis d'obtenir un flot de conception abordable par le non-spécialiste en FPGA, sans passer par le VHDL.

Ainsi partant d'un code C, le flot permet d'implémenter un algorithme dans un FPGA. Le système débute sur une traduction du C/C++ en l'équivalent d'un assembleur. Ce code est parallélisé puis un processeur taillé sur mesure est produit. Chaque opérateur du code est également traduit en VHDL. Le temps complet (du C à l'envoi dans le FPGA) est assez réduit : env. 100ms.

FMN.

ps. : sur un plan personnel, cela m'a beaucoup amusé de me retrouver dans un des amphis que j'ai usés lors de mes années à la faculté des sciences à Dijon.